PATENT ABSTRACTS OF JAPAN

(11)Publication number:

58-139227

(43)Date of publication of application: 18.08.1983

(51)Int.CI.

G06F 1/04 G06F 11/00

H03L 7/00

(21)Application number: 57-021668

(71)Applicant: FUJITSU LTD

(22)Date of filing:


13.02.1982

(72)Inventor: KITAGAWA KIYOSHI

(54) SWITCHING SYSTEM OF CLOCK SUPPLYING CIRCUIT

(57)Abstract:

PURPOSE: To make a central controller continue min. logical operation and to omit processing at the generation of a fault by temporally supplying clocks from a PLL circuit at the switching of a clock source. CONSTITUTION: At the detection of clock oscillation stop, a clock oscillation stop detecting circuit CLK DWN DE TO informs clock down to a clock supply control controlling circuit CLK SPLY CTL by an oscillation stop detecting signal H.J. Detecting that a clock oscillator OSCO which has been used for reference is in trouble, the circuit CLK SPLY CTL inhibits clock reference operation for the PLL circuit 11 by a clock reference inhibiting signal R and switches the clock source to the PLL circuit 11 side by a clock switching signal P. Consequently the clock supply is switched from the clock oscillator OSCO to the PLL11.



LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

Copyright (C); 1998,2000 Japanese Patent Office

(9) 日本国特許庁 (JP)

①特許出願公開

^②公開特許公報(A)

昭58—139227

⑤Int. Cl.*G 06 F 1/04

識別記号

庁内整理番号 7056—5B **O公開** 昭和58年(1983)8月18日

11/00 H 03 L 7/00

7368—5B 6964—5 J

発明の数 1 審査請求 未請求

(全 7 頁)

60クロック供給回路の切替方式

②特

度 昭57-21668

❷出

顧 昭57(1982) 2月13日

②発 明 者 喜多川澄

川崎市中原区上小田中1015番地 富士通株式会社内

切出順人1

人 富士通株式会社

川崎市中原区上小田中1015番地

四代 理 人 弁理士 玉鼻久五郎

外3

** クロック供給電影の御着方式

(A) 元明の技術分野 本発明は、 8 系統の中央制御機関

1.発明の評解な説明

本が可は、IREO中央制用経営に対してIR 鉄のクロック駅からクロックを供給する駅における。 クロック供給日路の切着方式に関するもので 200 ----

(8) 表来技術と問題点

第1間は要来のクロック供給回路の切着方式を 示すものである。同間にかいて1は0系のクロッ ク供給回路を示し、CCOは0系の中央制御機能、 CLE BLFOは0系のクロックセルファリップフロ ップ、G1,G8はゲートである。1は1系のクロッ ク供的回路を示し、CC1は1系の中央制御整備、 CLK BLP1 は1 系のクロックセルフフリップフロップ、 Q8,Q4 はゲートである。また OBC0,OBC1はそれぞれ 0 系,1 系のクロック銀である。

第1回にかいて、クロックセルフフリップアロップ CLK SLF0.CLK SLF1 は、0系が正常系のと をはともに"0"に、"1系が正常系のとをはともに "1"にセットされる。これによつて0系が正常系 のとをは0系のクロック泵08C0のクロックがゲート G1, G3 を経てそれぞれ中央創得被量 CC0, CC1 に供給され、1系が正常系のとをは1系のクロック ク類 OBC1 のクロックがゲート G2, G4 を経てそれ ぞれ中央創得装置 CC0, CC1 に供給される。

このように使来のクロック供給図路にかいては、クロックセルファリップフロップ CLK BLPO, CLE BLP1 の数定によつてクロック係の切り替えを行うととができる。しかしながら従来のクロック供給図路の場合、例クロック係 OSCO, OSCI は一般に位相的に一致せず、従ってクロック係を切り替えた場合、中央制御装置は論理動作を統行することができず、結局、難客発生時と同様の処理が必

畏であつた。

(C) 発明の目的

本知明は、このような使来技術の問題点を解映 なったのであって、その目的は、2 系統 からとのであって、その目的は、2 系統 からとのであって、系統ののでは、2 系統が ののとのである。 ののでは、2 系統のでは、2 ののでは、2 ののでは、2

(D) 発明の実施例

以下、実施界について本発明を詳細に説明する。 なか以下の実施例にかいては、8系統の中央制御 鉄管を具えた電子変換機にかけるクロック供給 四 路の切替方式について送べるものとする。この場合、正常時のクロックは交換的作系(ACT系)から 供給されるものとし、このためクロック供給系を

表示するクロックセルファリップフロップを聞く ものとする。このような手法は従来、電子変換機・ にかいて既に採用されているものである。

本発明にかいては、系単位にあるクロック発生係と位相を一致するために、異単位にあるクロック発生の特別に対して表現の構成例を示して、関係を受ける。所属にからて YCO は電圧制御発展 WCO の発展という。PC は位相比較優である。 PC は位相比較優であって、重要を受ける。PC は位相比較優にある。 PC は位相比較の発展の発展という。 DC AMP は正常であって、位相比較の出力を生じる。 DC AMP は正常であって、位地が変更にある。 DC AMP は正常であって、位地が変更にある。 DC AMP は正常であって、低地が変異などの心体の対象にある。

第3回に示されたPLL。回路は、このように電圧 割得発機器。VCOの発振出力とクロック発線器の発 振出力との位相能に応じた電圧によって電圧制御 発援器 VCO に帰還を行うことによって、電圧制御器 WCO の発展 周波数と位相をクロック発展を対して、電圧制御器 B WCO の発展 周波数と位相を対すがある。 したは、PLL 回路自体によった。ときは、PLL 回路自体によった。ときは、PLL 回路自体によった。

第一個 Man A Man A

てクロックを供給するように制御し、またPLLI回路の発展局放散と位格を正常系のクロック発展器のクロックに一致させるように制御するとともに、PLLI回路が散答の場合は関示されないまま制御回路の動作によって、従来方式と同様にしてクロック切り替えが行われる。またDLO、DL1は、それぞれクロック発展等OSCO、OSC1の出力に挿入された選集報であって、グロック発展等CSCO、OSC1の出力に挿入ってのが要素であって、グロック発展等CSCO、OSC1の助力に挿入って、クロック発展をして、グロック発展をしている。

また第3回にかいて、H.J はそれぞれの系かよび1系のクロック発揮停止検出信号であつて、それぞれの系かよび1系のクロック発揮停止検出問路 CLK DWN DET1から出力される。R.L はクロック停止時正常系のクロックを対し関略11の発振出力とを同期させるための発展を創得信号であって、クロック供給制御囚路 CLK SP-LY CTL からそれぞれクロック発振器 OSCO, OSC1

に対して出力される。Pはクロック切着信号でも つて、クロック供給制御回路 CLK SPLY CTLから ゲート G8~G16 化供給されて、クロック発振器 O-8C0.08C1 の出力と PLL 閲覧 LL の出力とも切り等 えるように各ゲードを創御する。 Mは PLL 回路11 の発振状態をチェックするためのデータ信号であ つて、PLL 関路11からクロック供給制御回路 CLK SPLY CTL に供給される。 Nは PLL 回路 II が単 客を生じたときクロック供給制御回路 CLK SPLY CTL からゲート G4,G8 に供給される PLU使用業 止信号、Rはクロック発振回路からPLL回路にク ロックの切り着えを行うとき、: PLL即路11にかい て正常系のクロック発振信号を参照することを禁 止するためのタロック参展禁止信号であつて、ク ロック供給制料因路 CLE SPLY CTLからゲート Q-11, Q12 に供給される。 C はクロックセ PLL 四路の 何に切り替えた後に PLL 語路はが正常系のグロッ 夕発振回路 ヴァロックを選択するためのグロッグ 選択者号でおって、チョッチ供給制御団幣では、** SPLY CTL からゲート G11 , G12 に供給される。8.

Tは正常系のクロックを参照するための正常系グロック参照信号であって、それぞれクロック発展 最 OSCO : OSCI からクロック供給制物図数 CLE SPLT CTL に入力される。 U.V はそれぞれ中央制 件級数 CCO : CCI の動作報告を指定するための動 作能患指定信号である。

以下、第3回の実施例にかける本発明の方式の 動作を説明する。なか、以下の説明にかいては説明を簡単にするため、クロック放形は対象変形故 であるとする。実際に使用する場合は、(数形整形 回路を挿入することになって、所護のパルス値の クロックを持ちれることは言うまでもない。今、 中央制得装置 CCOが動作状態にあって、中央制得 装置 CCI は特徴状態にあるものとする。また現用 のクロックはクロック発掘器 OBCO から 供養され ているものとする。

まず正常時においては次のような製作が行われる。すなわち製用のクロックはクロックはクロックセルブフリップでLK SLFO によつて表示されており、クロック供給制物回路 CLK SPLY CTL はクロ

ックセルフフリップフロップ CLK SLF0 社会無し てノロック選択信号Qも"0"にセットし、これに よって PLL 群島以をタルック発展書 08C0 に何期 すせる。また心のときクロック多葉葉止信号Rは リセットされている。以上の動作が行われること によって、 PLL 関島は は 現 用 グロックと 同 一 周 彼 数で同一位後の信号を発振している。 次にクロッチに競客を出じたときは、次のよう。 な動作が行われる。第4回はクロック競響時にか ける第1、恩の実施例の方式の動作を示している。 同型にかいて、(i)はクロック発振器 OBCO の発扱 出力被形、切は PLL 關路 II の発掘出力被形、似は クロック発援者 OBC1 の発振出力放影である。ま 九部 4 数においてムはノコック斯の発生時点を示 し、3 はクロック発援者 0800 から PLL 回路11 に クロックの気を巻んが行われる時点、Cは PLL 図。 第11からチロック発展器 OSC1 バクロックの何り 着えが行われる時点を示している。また第4回(1) において、破骸は、グロック発振器 08C0. が正常時 存在すべき故形を示している。

技開昭58-139227(4)

まず、クロック発展停止検出回路 CLK DWN D-BT0 はクロック発展停止を検出したとき、クロック供給解解 DB CLK BPLY CTL 化発展停止検出間 号 BL. I によつて追加する。クロック供給割削 BB CLK SPLY CTL は、それをで参照していたクロック発展等 OBCO が除客であることを知り、クロックを服業止着号 B を "1" にして PLL 回路 11 にかけるクロックの参照動作を禁止するとともに、クロック切替信号を *1" にしてクロックを PLL 回路 11 の偶に切り替える。以上の動作によつて、クロックは確等になったクロック発振器 OBCOから PLL 回路 11 に乗換される。第4回(1)・0)にかいて、それぞれ A . B はこの状態を示している。

クロックがPLL関係の出力に切り替えられたと を、中央制件装置 CCO は動作範囲指定信号 II に応 じて、現在行つている品類の領景をシステム動作 上必要最小級の範囲にとどめる。これはクロック 発掘器 OBCO (OBCI は水品発振器を用いていて無 複数物医が十分点いが、PLL関係 II は C.3 による 発振器を用いているため用放散物医が十分点好で なく、使つて中央制御装置 CCO の名等の動作において数がなまイミングを必要とする部分では、映動作を生じるかそれがあるためである。そのため中央制御装置 CCO、CC1 は、1 タロッタで動作可能な部分に動作を展定し、かつそのような部分のみによつて最小級のシステム動作が可能であるように、ハードウエア、ソフトウエアとも構成されているものとする。

すなわち、クロックをPLL回路11 に切り替えるとき、クロック供給制御国路 CLK SPLY CTLが中央制算機 CCO に対し動作範囲指定信号 U を送出すると、中央制算機 CCO はメインプログラムによる処理を中止して、クロックがPLL回路11から与えられる場合の専用処理プログラムに移行する。クロック切替処理プログラムはマイクロプログラムで構成され、国示されたいに、COマイクロプログラムは1クロックで1動作を完了するように構成されている。Cの処理プログラムは、クロックの切り替えかよびシステム動作上の必要最小級の範密

について動作するものとする。以下、クロック切り替え先了まで上記の動作は保持すれる。

次に、チェックをPLL回路から本来の正常系の チェック発掘器に最終する場合の動作は、次のようにして行われる。前途のように PLL回路による チェックは特度が良好でないだめ、チェックを解 答系のチェック発掘器から PLL回路に登集する動 作が完了したのち、さらに正常系のチェック発掘 毎に優換する必要がある。

をず中央製鋼製管 CCG は PLL 器等11 のグロックで動作中に、プログラムによつで現用のクロッグをルフフリップアロップを CLK SLFG から CLK SLFG が CACT 系)になつてシステム動作を行なうようになる。 クロック供給 割得国路 CLK SPLY CTL は、実用のクロックセルフフリップフロップが CLK SLFG から CLK SLF1 に参行した時点で、データ信号 Mと正常

ボクロック参照信号下によって、FLL回路11とクロック発展者 08C1 との角複数などび位相のずれを検出して、ずれがあれば発展器制製信号したよってこれらを制御して一致させる。との場合、アーLL回路11の角数数は変化させない。 次にFLU部路11の発展出力とクロック発展器 08C1 で発展出力とが位相同期したとき、クロックが著信号下によってクロックをクロック発展器 08C1 に切り替える。 第4個例にかいて、Cはとの状態を深している。以表、中央制御装置 CO1は以前と同様の正常動作を行う。すなから動作範囲指定信号 Yがリセットされるととによって、中央制御装置 CC1はメインプログラムによる処理を再開する。

をか、PLL 回路 II に就客がある場合は、クロック供給製料回路 CLK、SPLY CTLはデータ信号 M によつてとれを検出し、PLL 使用禁止信号 M を出力して PLL 経路 II の出力を使用禁止にする。との場合のクロック発表器 OBCO、OBCI の発展 停止は、前述した個分されまい緊急製料回路がこれを検出して、クロックセルファリップフロップ CLK SLPO.

CLE SLF1 を創御することによつて行われる。

以上の説明はクロック発送器 OSCO から OSC1 に 切り替える場合について行なつたが、クロック発 接着 OSC1 から OSCO に切り替える場合も同様に して行われ、この数中央制御装置 CC1 から CC0 に 切り替えが行われびことも同様である。

第8節は本発明にかけるクロック発表をの一様の例を示している。同箇にかいて厳禁で置きれた、トランジスタ Tro、抵抗 RO~RS , コンチ CO~C6 , 同間コイルTi , 水品 数 子 エ かよど Tro の では、水品 数 子 アン ク タ タ の で に 表 表 な と と な か と と な か と と な か と と な か と に 表 ま を な か と に た か と に 表 ま で に た を を ま な か と に た で に 表 な の の の ま を の か な れ な の の ま を を か か れ な で を を な か か れ な で を な か と に と で で ま な な に と に と で で ま か な 低 で で ま か な に と か な に と か な に と か な に と か な に と か な に と か な に と か な に と か な に と か な に と か な に と か な に と か で ま る こ と か で ま る 。

るので、保守が容易になる。 4回面の簡単な説明

第1個は世来のクロック供給四数の旬巻方式を 示すプロック型、第3回はPLL回路の構成例を示すプロック型、第3回は本発明のクロック供給回 路の旬巻方式の一発施例の構成を示すプロック類の 第4回はクロック障害時にかける本発明の方式の 動作を示すタイムチャート、第5回は本発明にか けるクロック発振器の構成例を示す国路間である。

1 … 0 系タロッタ供給国路、 8 … 1 系タロッタ供給国路、 11 … PLL 国路、 CC0 … 0 系の中央領導機関、 CC1 … 1 系の中央制御機関、 CLK BLF0 … 0 系のタロッタセルファリップフロップ、 CLK 8-LF1 … 1 系のタロッタセルファリップフロップ、 CLK 8-LF1 … 1 系のタロッタセルファリップフロップ、 G1,G2,G3,G4 … ゲート、VC6 … 電圧領利発振器、 PC …位相比較器、 LPF … 伝域評技器、 DC AMP … 直流増振器、 CLK DWN DET0 … 0 系のタロッタ発振停止検出回路、 CLK DWN DET1 … 1 系のタロッタ外機保止検出回路、 CLK BPLY CTL … タロッタ外機動物関路、 DL0 … 0 系の遺滅器、 DL1 … 1

またTri はトランジスタ、ICO、ICI、ICAはゲート、ICS は J - K フリップフロップであつて、ゲート ICO にローレベルの入力を与えたとき水晶発振器の信号はトランジスタ Tri、ゲート ICI、フリップフロップ ICI、ゲート ICI にハイレベルの入力を与えたときは水晶発振器の信号は遮断される。水晶発振器の同波数調整のための変化電圧 Vcと、発振スタートかよび停止のためのゲート ICO の入力とは、前途のように発振器制御信号 K.L としてクロック供除到側部等 CLK SPLY CTLからそれぞれクロック発振器 OSCO、OSCI に与えられる。

(2) 発明の効果

以上製明したように本発明のクロック供給回路の切替方式によれば、3系統のクロック保からクロック供給を行うシステムにかいて、中央制御を行うシステムにかいて、中央制御をを行うととなくクロック部の切り替えに扱行うととができる。またクロックの切り替えに扱いて、中央制御装置の外部装置である景点制御回路を総動することなく切り替えを行うことができ

系の選集線、 Q5~G12…ゲート、 Tro, Tri … トランジスタ、 Ti … 同籍コイル、X … 水品援助子、R0 ~R5 … 抵抗、 C0~C6 … コンデンサ、 Do … パリキャップ、 IC0, IC3, IC4 …ゲート、 IC3 … J-K フリップフロップ。

特許出限人 富士道株式会社 代理人分理士 王 墨 久 五 郎 (外3名)

